

(11) Publication number: 2001043180 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number:

11219846

(51) Intl. CI.:

G06F 13/16 G06F 12/06 G06F 12/16

(22) Application date: 03.08.99

(30) Priority:

(43) Date of application

16.02.01

publication:

(84) Designated contracting states: Applicant:

(71)

MITSUBISHI ELECTRIC CORP

(72) Inventor: KURAFUJI TAKASHI YAMADA AKIRA

(74)

Representative:


(54) MICROPROCESSOR AND STORAGE DEVICE **THEREFOR**

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a microprocessor capable of accessing plural resources in parallel without wait and also easily dealing with a change in the capacity of a memory by dividing the memory into plural banks and selectively coupling each bank to a first bus or second bus.

SOLUTION: Corresponding to plural banks 11 of an instruction/data shared memory 5 having the banks 11 to be selectively coupled to an instruction bus (first bus) 7 or data bus (second bus) 8, these banks 11 are selectively coupled to the instruction bus 7 or data bus 8. At the same time, the occurrence of access from the resource, to which the corespondent bank 11 is not allocated, to the bank 11 is detected and an exception signal 9 is outputted to a processor core 1. Namely, since the respective plural banks 11 can be selectively coupled to the first bus 7 and the second bus 8, the banks 11 can separately be allocated to plural resources.

COPYRIGHT: (C)2001, JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-43180

(P2001-43180A)

(43)公開日 平成13年2月16日(2001.2.16)

(51) Int.Cl. ⁷	離別記号	ΡŢ		テーマコード(参考)
G06F 13/	16 510	G06F 1	13/16 5 1 0 D	5B018
12/	06 520		12/06 5 2 0 A	5B060
12/	16	1	12/16 A	

審査請求 未請求 請求項の数16 OL (全 14 頁)


(21)出願番号	特願平11-219846	(71) 出願人 000006013
		三菱電機株式会社
(22)出願日	平成11年8月3日(1999.8.3)	東京都千代田区丸の内二丁目2番3号
		(72)発明者 倉藤 崇
	•	東京都千代田区丸の内二丁目2番3号 三
4		菱電機株式会社内
		(72)発明者 山田 朗
		東京都千代田区丸の内二丁目2番3号 三
		菱電機株式会社内
		(74)代理人 100064746
		弁理士 深見 久郎 (外3名)
		Fターム(参考) 5B018 GA01 KA02 MA33
	· .	5B060 BB01 BB13 BB16 MB02
•		

(54)【発明の名称】 マイクロプロセッサおよびそのための記憶装置

(57)【要約】

【課題】 複数個のリソースが並列かつウエイトなしで メモリアクセスでき、メモリ容量の変更にも容易に対応 できるマイクロプロセッサと記憶装置とを提供する。

【解決手段】 プロセッサPOは同時に動作可能な第1 および第2のバス7、8と、複数個のバンク11に分割されたシングルポートメモリ5と、複数個のバンク11 の各々を、バス7または8に選択的に結合するためのバス・スイッチ12と、バス7および8、ならびにメモリ5を使用して演算処理を行なうプロセッサコア1とを含む。



【特許請求の範囲】

【請求項1】 同時に動作可能な第1のバスおよび第2のバスと、

複数個のバンクに分割されたシングルポートメモリと、 前記複数個のバンクの各々を、前記第1のバスまたは前 記第2のバスに選択的に結合するためのバンク切換手段 と、

前記第1のバスおよび第2のバス、ならびに前記シングルポートメモリを使用して演算処理を行なうプロセッサコアとを含む、マイクロプロセッサ。

【請求項2】 前記バンク切換手段は、前記複数個のバンクに対応して設けられ、前記複数個のバンクに対応して与えられるバス指定情報に従って、対応のバンクを前記第1のバスまたは前記第2のバスに選択的に結合するための複数個のバス・スイッチを含む、請求項1に記載のマイクロプロセッサ。

【請求項3】 前記複数個のバス・スイッチの各々は、対応の前記バス指定情報に従って対応のバンクの入出力経路を前記第1のバスまたは前記第2のバスに選択的に切換えるためのバス・スイッチング回路と、

前記第1のバスおよび前記第2のバス上のアクティビティとは独立に、前記バス指定情報を前記バス・スイッチング回路に与えて前記バス・スイッチング回路を制御するためのバス・スイッチ制御部とを含む、請求項2に記載のマイクロプロセッサ。

【請求項4】 前記バス・スイッチ制御部は、前記バス 指定情報を格納して前記バス・スイッチング回路に与え るための記憶素子と、

外部から与えられる前記バス指定情報を前記記憶素子に 書込むためのデータ書込手段とを含む、請求項3に記載 のマイクロプロセッサ。

【請求項5】 前記バス・スイッチ制御部は、外部から 与えられる情報を前記バス・スイッチング回路に与える ための外部ピンを含む、請求項3に記載のマイクロプロ セッサ。

【請求項6】 前記複数個のバス・スイッチの各々はさらに、対応のバンクと結合されているバス以外のバス上で対応のバンクに対応するアクセスが発生したことを検出して例外を発生し前記プロセッサコアに与えるための手段を含む、請求項3に記載のマイクロプロセッサ。

【請求項7】 前記複数個のバス・スイッチの各々は、前記第1のバスおよび前記第2のバス上のアクティビティに基づいていずれかのバスを動的に選択し、対応のバンクの入出力経路を選択されたバスに結合するための動的選択手段を含む、請求項2に記載のマイクロプロセッサ

【請求項8】 前記動的選択手段は、前記第1のバスま のバスおよび前記第2のバス上で、 たは前記第2のバス上のアクセス要求を検出し、アクセ アクセス要求が同時に発生したことで な 生し前記プロセッサコアに与えるため するためのアクセス要求検出手段を含む、請求項7に記 50 含む、請求項15に記載の記憶装置。

載のマイクロプロセッサ。

【請求項9】 前記動的選択手段はさらに、前記第1のバスおよび前記第2のバス上で、同じバンクに対するアクセス要求が同時に発生したことを検出し例外を発生し前記プロセッサコアに与えるための競合検出手段を含む、請求項8に記載のマイクロプロセッサ。

2

【請求項10】 同時に動作可能な第1のバスおよび第2のバスと、前記第1のバスおよび前記第2のバスと結合されるプロセッサコアとを含むマイクロプロセッサに おいて使用される記憶装置であって、

複数個のバンクに分割されたシングルポートメモリと、 前記複数個のバンクの各々を、前記第1のバスまたは前 記第2のバスに選択的に結合するためのバンク切換手段 とを含む、記憶装置。

【請求項11】 前記バンク切換手段は、前記複数個のバンクに対応して設けられ、前記複数個のバンクに対応して与えられるバス指定情報に従って、対応のバンクを前記第1のバスまたは前記第2のバスに選択的に結合するための複数個のバス・スイッチを含む、請求項10に20 記載の記憶装置。

【請求項12】 前記複数個のバス・スイッチの各々け

対応の前記バス指定情報に従って対応のバンクの入出力 経路を前記第1のバスまたは前記第2のバスに選択的に 切換えるためのバス・スイッチング回路と、

前記第1のバスおよび前記第2のバス上のアクティビティとは独立に、前記バス指定情報を前記バス・スイッチング回路に与えて前記バス・スイッチング回路を制御するためのバス・スイッチ制御部とを含む、請求項11に30 記載の記憶装置。

【請求項13】 前記複数個のバス・スイッチの各々は さらに、対応のバンクと結合されているバス以外のバス 上での対応のバンクに対するアクセスが発生したことを 検出して例外を発生し前記プロセッサコアに与えるため の手段を含む、請求項12に記載の記憶装置。

【請求項14】 前記複数個のバス・スイッチの各々は、前記第1のバスおよび前記第2のバス上のアクティビティに基づいていずれかのバスを動的に選択し、対応のバンクの入出力経路を選択されたバスに結合するための動的選択手段を含む、請求項11に記載の記憶装置。

【請求項15】 前記動的選択手段は、前記第1のバスまたは前記第2のバス上のアクセス要求を検出し、アクセス要求のあったバスを対応のバンクの入出力経路に結合するためのアクセス要求検出手段を含む、請求項14に記載の記憶装置。

【請求項16】 前記動的選択手段はさらに、前記第1のバスおよび前記第2のバス上で、同じバンクに対するアクセス要求が同時に発生したことを検出して例外を発生し前記プロセッサコアに与えるための競合検出手段を含む。請求項15に記載の記憶装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、複数個のリソー スがメモリを使用するマイクロプロセッサおよびそのた めの記憶装置に関し、特に、複数個のリソースが単一の メモリを共用し、かつ並列にノーウエイト・アクセスが 可能なマイクロプロセッサに関する。

[0002]

【従来の技術】マイクロプロセッサは、データアクセス 制御ユニットおよび命令フェッチ制御ユニットのよう に、内蔵メモリをアクセスする複数個のリソースを有す る。これらリソースは互いに並列に動作することが望ま れるために、内蔵メモリに対するこれらリソースからの アクセスも並列で行なえるように、かつウエイトなしで 行なえるようにすることが望ましい。

【0003】従来は、こうしたノーウエイトアクセスを 可能とするために、内部リソースに専用のメモリを設け ることによって対応していた。たとえば、ハーバード・ アーキテクチャを採用するマイクロプロセッサでは従 来、データ専用メモリおよび命令専用メモリを内蔵し、 これらメモリをそれぞれデータ専用バスおよび命令専用 バスを介してデータアクセス制御ユニットおよび命令フ エッチ制御ユニットに割当てている。こうすることによ り、命令フェッチとデータアクセスとが調停なしに並列 に実行可能となり、プロセッサ内でのインストラクショ ンのパイプライン実行のスループットを向上させてい る。

[0004]

【発明が解決しようとする課題】しかしながら、こうし た従来のマイクロプロセッサでは、各リソースに専用で 30 ッチを含む。 割当てられるメモリの容量は固定されている。そのため たとえばアプリケーションが要求するメモリ容量に応じ た構成のマイクロプロセッサを得るためには、別のメモ リ容量の組合せで作製された別のチップを用いる必要が あった。

【0005】この発明の目的は、メモリに対して複数個 のリソースが並列かつウエイトなしでアクセスでき、か つメモリの容量の変更にも容易に対応できるマイクロプ ロセッサおよびそのための記憶装置を提供することであ る。

【0006】この発明の他の目的は、共有されたメモリ に対して複数個のリソースが並列かつウエイトなしでア クセスでき、それぞれに割当てられる容量の変更にも容 易に対応できるマイクロプロセッサおよびそのための記 憶装置を提供することである。

【0007】この発明のさらに他の目的は、メモリに対 して複数個のリソースが並列かつウエイトなしでアクセ スでき、メモリ容量の変更にも容易に対応できるととも に、メモリへの違反アクセスを過大なハードウェアの追 加なく処理できるマイクロプロセッサおよびそのための 50 セッサは、請求項3に記載のマイクロプロセッサの構成

記憶装置を提供することである。

【0008】この発明の別の目的は、共有されたメモリ に対して複数個のリソースが並列かつウエイトなしでア クセスでき、それぞれのリソースに割当てられるメモリ 容量の変更にも容易に対応できるとともに、メモリアク セスの競合を過大なハードウェアの追加なく調停できる マイクロプロセッサおよびそのための記憶装置を提供す ることである。.

[0009]

【課題を解決するための手段】請求項1に記載の発明に 10 係るマイクロプロセッサは、同時に動作可能な第1のバ スおよび第2のバスと、複数個のバンクに分割されたシ ングルポートメモリと、これら複数個のバンクの各々 を、第1のバスまたは第2のバスに選択的に結合するた めのバンク切換手段と、第1のバスおよび第2のバス、 ならびにシングルポートメモリを使用して演算処理を行 なうプロセッサコアとを含む。

【0010】複数個のバンクの各々を、第1のバスおよ び第2のバスに選択的に結合させることができるため、 第1のバスおよび第2のバスに結合された複数個のリソ ースに対し、バンクを別々に割当てることができる。割 当てるバンクの数を変えることによって各リソースに割 当てられるメモリ容量を容易に変更することができる。

【0011】請求項2に記載の発明に係るマイクロプロ セッサは、請求項1に記載のマイクロプロセッサの構成 に加えて、バンク切換手段は、複数個のバンクに対応し て設けられ、複数個のバンクに対応して与えられるバス 指定情報に従って、対応のバンクを第1のバスまたは第 2のバスに選択的に結合するための複数個のバス・スイ

【0012】バス指定情報を与えることによって、各バ ンクをそれぞれ第1のバスまたは第2のバスに選択的に 結合することができ、各リソースに割当てられるバンク の数を容易に変更することができる。

【0013】請求項3に記載の発明に係るマイクロプロ セッサは、請求項2に記載のマイクロプロセッサの構成 に加えて、複数個のバス・スイッチの各々は、対応のバ ス指定情報に従って対応のバンクの入出力経路を第1の バスまたは第2のバスに選択的に切換えるためのバス・

40 スイッチング回路と、第1のバスおよび第2のバス上の アクティビティとは独立に、バス指定情報をバス・スイ ッチング回路に与えてバス・スイッチング回路を制御す るためのバス・スイッチ制御部とを含む。

【0014】このようにバス上のアクティビティとは独 立に、メモリの各バンクをリソースに割当てることがで きる。したがって、予め各リソースに割当てるべきメモ リ容量がわかっている場合にそのためのマイクロプロセ ッサの構成を前もって最適に設定することができる。

【0015】請求項4に記載の発明に係るマイクロプロ

に加えて、バス・スイッチ制御部は、バス指定情報を格 納してバス・スイッチング回路に与えるための記憶素子 と、外部から与えられるバス指定情報を記憶素子に書込 むためのデータ書込手段とを含む。

【0016】各バンクを各リソースに割当てるための情 報を外部から記憶素子に与えデータ書込手段を用いて書 込むことによって、静的に各バンクのリソースへの割当 てを設定できる。

【0017】請求項5に記載の発明に係るマイクロプロ セッサは、請求項3に記載のマイクロプロセッサの構成 10 に加えて、バス・スイッチ制御部は、外部から与えられ る情報をバス・スイッチング回路に与えるための外部ピ ンを含む。

【0018】外部から外部ピンを通じてバス指定情報を 与えることにより、チップ外から容易に各バンクの各リ ソースへの割当てを設定することができる。

【0019】請求項6に記載の発明に係るマイクロプロ セッサは、請求項3に記載のマイクロプロセッサの構成 に加えて、複数個のバス・スイッチの各々はさらに、対 応のバンクと結合されているバス以外のバス上で対応の バンクに対するアクセスが発生したことを検出して例外 を発生しプロセッサコアに与えるための手段を含む。

【0020】本来割当てられていないバンクに対するア クセスがあるリソースから発生した場合、そのアクセス は違反アクセスとして処理しなければならない。この場 合、そうしたアクセスが発生したことを検出して例外を 発生しプロセッサコアに与えることができるので、特別 なハードウェアを追加しなくてもプロセッサコアで実行 されるプログラムによってこのアクセス違反に対する処 理を行なうことができる。

【0021】請求項7に記載の発明に係るマイクロプロ セッサは、請求項2に記載のマイクロプロセッサの構成 に加えて、複数個のバス・スイッチの各々は、第1のバ スおよび第2のバス上のアクティビティに基づいていず れかのバスを動的に選択し、対応のバンクの入出力経路 を選択されたバスに結合するための動的選択手段を含 む。

【0022】バンクを前もって各リソースに割当てるこ とをせずに、第1のバスおよび第2のバス上のアクティ め各リソースに割当てるメモリ容量をバンク単位でなく より小さな単位で決定することができる。

【0023】請求項8に記載の発明に係るマイクロプロ セッサは、請求項7に記載のマイクロプロセッサの構成 に加えて、動的選択手段は、第1のバスまたは第2のバ ス上のアクセス要求を検出し、アクセス要求のあったバ スを対応のバンクの入出力経路に結合するためのアクセ ス要求検出手段を含む。

【0024】実際にバンクに対するアクセス要求がある バスで発生したときに、そのバスを指定されたバンクに 50 スイッチ制御部とを含む。

結合するので、予めバンクの割当てを行なうことができ ないようなアプリケーションであっても柔軟に対応する ことができる。

【0025】請求項9に記載の発明に係るマイクロプロ セッサは、請求項8に記載のマイクロプロセッサの構成 に加えて、動的選択手段はさらに、第1のバスおよび第 2のバス上で、同じバンクに対するアクセス要求が同時 に発生したことを検出して例外を発生しプロセッサコア に与えるための競合検出手段を含む。

【0026】同じバンクに対するアクセス要求が同時に 発生した場合、これらアクセス要求が競合するために、 これを何らかの手段によって調停する必要がある。この 場合このマイクロプロセッサでは例外が発生されプロセ ッサコアに与えられるため、プロセッサコアで実行され る例外処理プログラムによってこのアクセス要求を調停 することができる。そのため過大なハードウェアの追加 なしにアクセス要求の調停を行なうことができる。

【0027】請求項10に記載の発明に係る記憶装置 は、同時に動作可能な第1のバスおよび第2のバスと、 この第1のバスおよび第2のバスと結合されるプロセッ サコアとを含むマイクロプロセッサにおいて使用される 記憶装置である。この記憶装置は、複数個のバンクに分 割されたシングルポートメモリと、複数個のバンクの各 々を、第1のバスまたは第2のバスに選択的に結合する ためのバンク切換手段とを含む。記憶装置の複数個のバ ンクを第1のバスおよび第2のバスにそれぞれ選択的に 割当てることができる。したがって第1のバスおよび第 2のバスに接続されるリソースに、これら各バンクを割 当てることができる。割当てるバンクの数を変えること 30 によって、各リソースに割当てられるメモリ容量を容易 に変更することができる。

【0028】請求項11に記載の発明に係る記憶装置 は、請求項10に記載の記憶装置の構成に加えて、バン ク切換手段は、複数個のバンクに対応して設けられ、複 数個のバンクに対応して与えられるバス指定情報に従っ て、対応のバンクを第1のバスまたは第2のバスに選択 的に結合するための複数個のバス・スイッチを含む。

【0029】各バンク毎にバス指定情報を与えることに よって、各バンクを第1のバスまたは第2のバスに選択 ビティに基づいて動的に割当てることができる。そのた 40 的に結合させることができる。これにより各バンクの各 リソースへの割当てを容易に行なうことができる。

> 【0030】請求項12に記載の発明に係る記憶装置 は、請求項11に記載の記憶装置の構成に加えて、複数 個のバス・スイッチの各々は、対応のバス指定情報に従 って対応のバンクの入出力経路を第1のバスまたは第2 のバスに選択的に切換えるためのバス・スイッチング回 路と、第1のバスおよび第2のバス上のアクティビティ とは独立に、バス指定情報をバス・スイッチング回路に 与えてバス・スイッチング回路を制御するためのバス・

を検出して例外を発生しプロセッサコアに与えるための 競合検出手段を含む。

8

【0031】各バス上のアクティビティとは独立に、バス指定情報をバス・スイッチング回路に与えることによって、バス上のアクティビティとは別個にバンクを各リソースに割当てることができる。このため、予め必要なメモリ容量の割当てがわかっているアプリケーションを実行するためのプロセッサなどを最適に構成することができる。

【0032】請求項13に記載の発明に係る記憶装置は、請求項12に記載の記憶装置の構成に加えて、複数個のバス・スイッチの各々はさらに、対応のバンクと結合されているバス以外のバス上で対応のバンクに対するアクセスが発生したことを検出して例外を発生しプロセッサコアに与えるための手段を含む。

【0033】各リソースに割当てられていないバンクに対するアクセス要求が発生した場合、このアクセス要求だれ、命令バス7まは違反アクセスとなる。これら違反アクセスに対しては「ド・アーキテクチャー何らかの対応をする必要がある。この請求項に記載の発明に係る記憶装置では、この場合には例外が発生されプロセッサコアに与えられる。したがってプロセッサコアで実行される例外処理プログラムによって違反アクセスを処理することができる。そのため過大なハードウェアの追加をすることなしに違反アクセスを処理できる。

【0034】請求項14に記載の発明に係る記憶装置は、請求項11に記載の記憶装置の構成に加えて、複数個のバス・スイッチの各々は、第1のバスおよび第2のバス上のアクティビティに基づいていずれかのバスを動的に選択し、対応のバンクの入出力経路を選択されたバスに結合するための動的選択手段を含む。

【0035】バス上のアクティビティに基づいてバスが動的に選択されバンクに結合される。そのため、各リソースに割当てるメモリ容量を、バンク毎ではなくより小さな単位で調整することができる。またバス上の実際のアクティビティに基づいてバンクを動的に各バスに結合するので、実行時の状況に応じた最適な状態に記憶容量の割当てを維持することができる。

【0036】請求項15に記載の発明に係る記憶装置 1に出た は、請求項14に記載の記憶装置の構成に加えて、動的 選択手段は、第1のバスまたは第2のバス上のアクセス 3単位の 要求を検出し、アクセス要求のあったバスを対応のバン ひと、他 クの入出力経路に結合するためのアクセス要求検出手段 40 なえる。 を含む。 【004

【0037】各バスに接続されたリソースは、記憶装置にアクセスする場合には単にアクセス要求を発行すればよく、アクセス先のバンクが自分に割当てられているものかどうかを意識する必要がない。そのためアプリケーションの開発を容易にすることができる。

【0038】請求項16に記載の発明に係る記憶装置は、請求項15に記載の記憶装置の構成に加えて、動的選択手段はさらに、第1のバスおよび第2のバス上で、同じバンクに対するアクセス要求が同時に発生したこと

【0039】2つのバス上で同じバンクに対するアクセス要求が同時に発生した場合、このアクセス競合を何らかの形で処理しなければならない。本請求項に記載の発明では、この場合に例外を発生しプロセッサコアに与える。プロセッサコアで実行される例外処理プログラムによって競合の解決を図ることができる。したがって過大なハードウェアの追加なしに、記憶装置へのアクセス競のを処理することができる。

[0040]

【発明の実施の形態】 [実施の形態1] 図1を参照して、この発明の実施の形態1に係るマイクロプロセッサ P 0 は、命令フェッチおよびデータアクセス専用にそれぞれ、命令バス7およびデータバス8を有するハーバード・アーキテクチャを採用している。ここで、命令バス7は、命令、命令アドレスおよび命令出力制御信号からなるバスである。データバス8は、データ、データアドレス、データ出力制御信号およびデータ書込制御信号からなるバスである。

【0041】このプロセッサP0は命令バス7およびデ ータバス8に加えてさらに、プロセッサコア1と、プロ セッサコア1と命令バス7との間に設けられた命令フェ ッチ制御ユニット2と、プロセッサコア1とデータバス 8との間に設けられたデータアクセス制御ユニット3 と、命令バス7に接続された専用の命令メモリ4と、デ ータバス8に接続された専用のデータメモリ6と、後述 する機構に従って命令バス7またはデータバス8に選択 的に結合される、複数個のバンク11を有する命令/デ ータ共用メモリ5と、命令/データ共用メモリ5のバン ク11 (バンク1、バンク2、…バンクn) に対応して 設けられ、これらバンクを命令バス7またはデータバス 8に選択的に結合するとともに、対応のバンクが割当て られていないリソースから当該バンクに対するアクセス が発生したことを検出して例外信号9をプロセッサコア 1に出力するためのバス・スイッチ12とを含む。なお 「バンク」とは、メモリのうち各々独立にアクセスでき る単位のことをいう。あるバンクでのデータの読出、書 込と、他のバンクでのデータの読出、書込とは並列に行

【0042】命令メモリ4は固定容量の、命令格納専用のメモリである。同じくデータメモリ6も、固定容量の、データ格納専用のメモリである。命令/データ共用メモリ5の全体は固定容量のメモリであるが、n個のバンク11の各々について、バス・スイッチ12によって選択的に命令バス7またはデータバス8に結合できる。【0043】図2を参照して、バス・スイッチ12は、対応のメモリバンク11が結合されるバスを決定するためのモード信号13を出力するとともに、前述した例外50 信号9を発生してプロセッサコア1に出力するためのバ

ス・スイッチ制御部51と、モード信号13に従って、 メモリバンク11が接続されるバスを切換えるバス・ス イッチング回路52とを含む。この実施の形態では、モ ード信号13はバス・スイッチ制御部51に含まれるモ ードレジスタ20に格納されている値に従って変化す

【0044】図3を参照して、バス・スイッチング回路 52は、命令アドレス71およびデータアドレス72を 受ける2つの入力を有し、モード信号13によって制御 されいずれか一方を選択してメモリアドレス78として 出力するためのアドレスセレクタ21と、命令出力制御 信号73およびデータ出力制御信号74を受ける2つの 入力を有し、モード信号13により制御されていずれか 一方を選択しメモリ出力制御信号79として出力するた めの出力制御信号セレクタ22と、データ書込制御信号 75およびモード信号13を受ける2つの入力を有し、 その論理積をメモリ書込制御信号80として出力するA NDゲートからなる書込制御信号セレクタ23と、モー ド信号13を反転した信号と、命令出力制御信号73と カドライバ制御部24と、メモリデータ81を受ける入 力を有し、命令出力ドライバ制御部24の出力によって 制御され命令信号線76に命令を出力するための命令出 カドライバ25と、モード信号13およびデータ出力制 御信号74を受ける2つの入力を有するANDゲートか らなるデータ出力ドライバ制御部26と、データ出力ド ライバ制御部26の出力により制御されるデータ出力ド ライバ27と、モード信号13およびデータ書込制御信 号75を受けるANDゲートからなるデータ入力ドライ バ制御部28と、データ入力ドライバ制御部28の出力 により制御されるデータ入力ドライバ29とを含む。

【0045】データ出力ドライバ27の入力およびデー タ入力ドライバ29の出力は互いに接続され、さらにメ モリデータ81に接続されている。データ出力ドライバ 27の出力およびデータ入力ドライバ29の入力は互い に接続され、さらにデータ信号線77を介してデータバ スに接続されている。

【0046】図4を参照して、バス・スイッチ制御部5 1は、リセット信号91、命令アドレス71、命令出力 制御信号73、データアドレス72、データ出力制御信 40 号74、データ書込制御信号75およびこのバス・スイ ッチ制御部51から出力されるモード信号13を受け、 割当てられていないバンクに対するアクセスが各リソー スから発生したことを検出して例外信号9を出力しプロ セッサコア1に与えるための例外信号生成部31と、デ ータアドレス72、データ出力制御信号74およびデー タ書込制御信号75を受け、セレクタ制御信号94、モ ードレジスタ書込制御信号95、モードレジスタ出力制 御信号96を出力するためのモードレジスタ制御部30 と、図示されないROM (Read-Only Memory) から与え 50

られる、モードレジスタ20の初期値であるROM設定 値92およびデータ信号線93上のデータをそれぞれ受 ける2つの入力を有し、セレクタ制御信号94によって 制御されるセレクタ32と、セレクタ32の出力を受 け、モードレジスタ書込制御信号95により制御されて セレクタ32の出力を保持しモード信号13として出力 するモードレジスタ20と、モード信号13を受ける入 力を有し、モードレジスタ出力制御信号96により制御 されてモード信号13をデータ信号線93の上に出力す 10 るためのモードレジスタ出力ドライバ33とを含む。

10

【0047】セレクタ32は、セレクタ制御信号94が 0のときにはROM設定値92を、セレクタ制御信号9 4が1のときにはデータ信号線93上の値を、それぞれ 選択する。

【0048】図5を参照して、図4に示すモードレジス タ制御部30は、リセット信号91を受け反転しでセレ クタ制御信号94として出力する、インバータ回路から なるセレクタ制御信号生成部60と、データアドレス7 2を受け、そのアドレスがモードレジスタ20に割当て を受ける2つの入力をもつANDゲートからなる命令出 20 られたアドレスと一致していることを検出してモードレ ジスタアドレス検出信号97を出力するためのモードレ ジスタアドレス検出部61と、リセット信号91、デー タ書込制御信号75およびモードレジスタアドレス検出 信号97を受け、モードレジスタ20への書込タイミン グを定めるモードレジスタ書込制御信号95を出力する ためのモードレジスタ書込要求検出部62と、リセット 信号91、モードレジスタアドレス検出信号97および データ出力制御信号74を受け、モードレジスタ20の 出力をデータ信号線93上に出力させるためのモードレ ジスタ出力制御信号96を出力するモードレジスタ出力 要求検出部63とを含む。

> 【0049】図6を参照して、図4に示す例外信号生成 部31は、命令アドレス71および命令出力制御信号7 3を受け、命令アクセス要求があったことを検出して命 令アクセス要求信号70を出力するための命令アクセス 検出部64と、データアドレス72、データ出力制御信 号74およびデータ書込制御信号75を受け、データア クセス要求があったことを検出してデータアクセス要求 信号98を出力するためのデータアクセス検出部65 と、命令アクセス要求信号70、モード信号13、リセ ット信号91およびデータアクセス要求信号98を受 け、あるリソースから、そのリソースに割当てられてい ないバンクへのアクセス要求(違反アクセス)があった ことを検出して例外信号9を出力するための違反アクセ ス検出部66とを含む。

【0050】図1~図6を参照して、この実施の形態1 に係るプロセッサPOは以下のように動作する。

【0051】リセット動作時に、図5に示すセレクタ制 御信号生成部60がリセット信号91を反転してセレク 夕制御信号90として図4に示すセレクタ32に与え

る。セレクタ32は、セレクタ制御信号94がデアサー トされているので、ROM設定値92を選択してモード レジスタ20に与える。このROM設定値とは、予めど のバンクをどのバスに接続するかを決定し、それに対応 して各モードレジスタ20に設定すべき初期値として選 択されたものである。

【0052】図5に示すモードレジスタ書込要求検出部 62は、リセット信号91がアサートされたことに応答 してモードレジスタ書込制御信号95をアサートする。 制御信号95がアサートされたことに応答して、セレク タ32の出力を保持する。こうした一連の動作により、 マイクロプロセッサPOのリセット動作時に、ROMに 設定されていたモードレジスタ20の設定値の初期値が 各モードレジスタ20に書込まれる。

【0053】図2を参照して、各バス・スイッチ12の バス・スイッチング回路52は、モードレジスタ20か ら出力されるモード信号13の値に従って、対応のメモ リバンク11を命令バス7またはデータバスに選択的に 結合する。このようにして、モードレジスタ20が初期 20 設定され、各バンク11の、命令バス7およびデータバ ス8への割当てが静的に決定される。

【0054】図6を参照して、命令アクセス検出部64 は、命令アドレス71が対応のバンク11のアドレスと 一致し、かつ命令出力制御信号73がアサートされると 命令アクセス要求信号70をアサートする。データアク セス検出部65は同様に、データアドレス72が対応の バンク11のアドレスと一致し、かつデータ出力制御信 号74またはデータ書込制御信号75がアサートされる とデータアクセス要求信号98をアサートする。違反ア クセス検出部66は、リセット信号がアサートされかつ モード信号がデアサート(命令メモリモード)されかつ データアクセス要求信号98がアサートされた場合、ま たはリセット信号がアサートされかつモード信号13が アサート (データメモリモード) されかつ命令アクセス 要求信号70がアサートされた場合に、通常のアクセス が完了するタイミングで例外信号9をアサートする。そ うでない場合は例外信号9はデアサートされた状態であ る。

【0055】したがって、モード信号13がデアサート 40 されている場合(モードレジスタ20の設定値が0の場 合)、データアクセス要求があると例外信号9が発生さ れプロセッサコア1に与えられる。すなわちこの場合、 対応のメモリバンク11が命令バス7に割当てられてい るにも拘らず、データバス8上で対応のバンクへのデー タアクセスが発生したと考えられ、これは違反アクセス なので例外信号9がプロセッサコア1に与えられる。プ ロセッサコア1はこの例外信号9がアサートされたこと に応答して、所定の例外処理を実行する。

【0056】図3を参照して、モード信号13がデアサ 50

ートされているので、アドレスセレクタ21は命令アド レス71を選択してメモリアドレス78として出力す る。同様に出力制御信号セレクタ22は命令出力制御信 号73を選択してメモリ出力制御信号79として出力す る。書込制御信号セレクタ23の出力するメモリ書込制 御信号はデアサートされる。命令出力ドライバ制御部2 4は命令出力制御信号73をそのまま出力し、これに対 応して命令出力ドライバ25がメモリデータ81を増幅 して命令信号線76を介して命令バス7に命令データを 図4に示すモードレジスタ20は、モードレジスタ書込 10 出力する。データ出力ドライバ制御部26およびデータ 入力ドライバ制御部28の出力はいずれもデアサートさ れ、データ出力ドライバ27およびデータ入力ドライバ 29はいずれも動作しない。

> 【0057】次に、モードレジスタ20に設定された値 が 1 (データメモリモード) である場合のバス・スイッ チ12の動作について説明する。図3を参照して、モー ド信号13がアサートされるため、アドレスセレクタ2 1はデータアドレス72を選択してメモリアドレス78 として出力する。出力制御信号セレクタ22は、データ 出力制御信号74を選択してメモリ出力制御信号79と して出力する。書込制御信号セレクタ23はデータ書込 制御信号75をそのままメモリ書込制御信号80として 出力する。命令出力ドライバ制御部24の出力はデアサ ートされ、したがって対応の命令出力ドライバ25は動 作しない。データ出力ドライバ制御部26およびデータ 入力ドライバ制御部28はいずれも、それぞれデータ出 力制御信号74およびデータ書込制御信号75をそのま まデータ出力ドライバ27およびデータ入力ドライバ2 9に与える。

【0058】データ出力の場合にはデータ出力制御信号 74がアサートされるので、データ出力ドライバ27が 動作しメモリバンクから読出されたメモリデータ81を 増幅してデータ信号線77を介しデータバス8上に出力 する。データ入力の場合にはデータ書込制御信号75が アサートされ、データ入力ドライバ29が動作してデー タ信号線77上のデータを増幅しメモリデータ81とし てメモリに与えメモリへのデータ書込が実行される。

【0059】ここで仮にモードレジスタ20で設定され たリソース以外からのメモリバンク11へのアクセス (命令アクセス) があると、命令アクセス検出部64に よって命令アクセス要求信号70がアサートされる。違 反アクセス検出部(図6参照)66は、リセット信号9 1がデアサートされ、かつモード信号13がアサート (データメモリモード) されかつ命令アクセス要求信号 70がアサートされた場合に、前述のとおり通常のアク セスが完了するタイミングで例外信号9をアサートす る。この例外信号9はプロセッサコア1に与えられ、プ ロセッサコア1が例外処理を実行し違反アクセスに対処 する。

【0060】なお、モードレジスタ20は、リセット動

作時のみに値が書込まれるわけではない。その後でも随 時プロセッサコア1で実行されるプログラムによってモ ードレジスタ20の内容を書換えることができる。

【0061】プロセッサコア1は、割込処理としてモー ドレジスタ20の一時的な書換えおよびメモリバンク1 1へのアクセスを実行可能である。レジスタ20への書 込および読出は以下のように行なわれる。

【0062】プロセッサコア1がデータアドレス72を モードレジスタ20のアドレスに指定し、データ書込制 御信号75をアサートする。するとモードレジスタ制御 部30はセレクタ制御信号94 (図5参照) をアサート し、モードレジスタ書込制御信号95をアサートする。 これにより図4に示されるセレクタ32はデータ信号線 93上のデータを選択してモードレジスタ20に与え、 モードレジスタ20がモードレジスタ書込制御信号95 がアサートされたことに応答してこの値を保持する。こ れによりモードレジスタ20へのデータの書込が実行さ れる。こうして外部からデータをモードレジスタ20に 容易に書込むことができるので、バンク割当が簡単に行

【0063】モードレジスタ20の値を読出すことも可 能である。この場合プロセッサコア1がデータアドレス 72をモードレジスタ20のアドレスに指定し、データ 出力制御信号74をアサートする。図5に示されるモー ドレジスタ出力要求検出部63は、モードレジスタ出力 制御信号96をアサートする。図4に示されるモードレ ジスタ出力ドライバ33がこのモードレジスタ出力制御 信号96がアサートされたことに応答して、モードレジ スタ20の出力するモード信号13を増幅しデータ信号 線93上に出力する。こうしてモードレジスタ20の読 出が実行される。モードレジスタ20に格納されている 内容を、プロセッサコア1内で行なわれる例外処理にお いて確認することが可能である。

【0064】このようにマイクロプロセッサP0に内蔵 されている固定容量のシングルポートメモリの全部また は一部を命令/データ共用メモリ5とし、これらを複数 個のメモリバンク11に分割する。各バス・スイッチ1 2のモードレジスタ20に設定される内容によって、メ モリバンク11の各々を命令バス7またはデータバス8 に選択的に結合することができる。図1に示される実施 40 ジスタ20に代えてEEPROMなど一般の記憶素子を の形態では命令バス7には命令スイッチ制御ユニット2 が接続され、データバス8にはデータアクセス制御ユニ ット3がそれぞれ接続されている。 したがって命令バス 7に結合されたバンクは命令フェッチ制御ユニット2に よって利用可能となり、データバス8に接続されたバン クはデータアクセス制御ユニット3によって利用可能と なる。

【0065】このようにメモリバンク11を命令フェッ チ制御ユニット2またはデータアクセス制御ユニット3 に静的に割当てることで、命令アクセスおよびデータア クセスが並列にウエイトなしでアクセスできるととも に、各リソースに割当てられるメモリ容量の大きさを、 メモリバンクの大きさを単位として変更することができ る。このためたとえばアプリケーションによって必要と されるメモリ容量が異なる場合に、ハードウェアを変更 することなく1つのプロセッサP0で最適なメモリ容量 の割当てを簡単に行なうことができる。

14

【0066】また、バンクが割当てられたリソース以外 から当該バンクに対してアクセスがあった場合には、例 10 外信号9を発生しプロセッサコア1に与える。プロセッ サコア1で実行される例外処理プログラムによって、違 反アクセスをソフトウェア処理することができる。その ためアクセス調停に必要なハードウェアを削減すること ができ、過大なハードウェアの追加なしにメモリのアク セス調停を行なうことができる。

【0067】上記した実施の形態の装置では、命令/デ ータ共用メモリ5に加えて、専用の命令メモリ4および 専用のデータメモリ6を設けている。しかし本発明はこ れには限定されず、専用の命令メモリ4またはデータメ 20 モリ6のいずれか一方を設けず、命令/データ共用メモ リ5のみで命令メモリまたはデータメモリを実現するこ とができる。また命令メモリ4およびデータメモリ6の 双方を取り除き、すべてのメモリを命令/データ共用メ モリ5として使用することも可能である。

【0068】図1に示される実施の形態では、バンクが 選択的に結合できるバスの数が2つ(命令バス7および データバス8)であった。しかし本発明はこれには限定 されず、3本以上のバスのいずれか1つを選択してバン クと結合する構成とすることもできる。この場合、図4 30 に示されるセレクタ制御信号、モードレジスタ20の出 力するモード信号13を2ビット以上とすればよい。

【0069】またこの実施の形態の装置では1つのバス には1つのリソース(命令フェッチ制御ユニット2また はデータアクセス制御ユニット3)のみが接続されてい る形態である。しかし本発明はこれには限定されず、1 つのバスに複数個のリソースが接続されていてもよい。 【0070】また上の実施の形態ではモード信号を、モ ードレジスタ20内に設定された情報によって制御した が、本発明はこれには限定されない。たとえばモードレ 用いることができるし、またはそうした記憶素子を介在 させることなく外部端子から直接モード信号13を導入 してもよい。こうすると、外部からメモリバンクを切換 えるのが容易になる。またモードレジスタ20をバス・ スイッチ12内に設ける必要はなく、プロセッサコア1 から直接アクセス可能なレジスタまたはRAMによって モードレジスタ20と同じ機能を実現するようにしても

【0071】図7に、上記した実施の形態1で実現でき 50 るメモリマップ100を示す。この例では、専用の命令

よい。

15

メモリ4は領域104に、命令/データ共用メモリ5は 領域106に、専用のデータメモリ6は領域108に、 それぞれマップされている。そして命令/データ共用メ モリ5のうち境界102より下位の部分はデータ用に、 上位の部分は命令用に、それぞれ割当てられている。こ こでこの境界102は、各バスに割当てられるバンクの 数を変更することによって上下に移動可能である。

【0072】図7に示すメモリマッピングは、命令用の メモリ領域とデータ用のメモリ領域とがそれぞれ連続し ングは最も現実的であり実用的にも価値が大きいと考え られる。しかしながら、バンクの割当て方法は図7に示 した例には限定されない。

【0073】たとえば図8に示すメモリマップ101で は、命令/データ共用メモリ5のための領域106が境 界110および112によって3つの領域に分割されて いる。これらのうち境界112と110との間の領域は データ用の領域に、他の領域は命令用の領域にそれぞれ 割当てられている。こうしたメモリマップを実現するこ とも可能である。

【0074】 [実施の形態2] 次に、この発明の実施の 形態2に係るマイクロプロセッサの構成を説明する。こ の実施の形態2のマイクロプロセッサの概略構成は図1 に示された実施の形態1のものとほぼ同じである。した がって以下の説明では実施の形態1と異なる部分につい てのみ説明することとして、同じ部分については詳細な 説明は繰返さない。

【0075】図9に、この実施の形態2に係るバス・ス イッチ制御部82のブロック図を示す。このバス・スイ ッチ制御部82は、実施の形態1のバス・スイッチ制御 部51に代えて用いることができる。 図9に示されるバ ス・スイッチ制御部82においては、ROM設定値92 が外部から与えられていない点が図4のバス・スイッチ 制御部51と異なる。

【0076】図9を参照して、バス・スイッチ制御部8 2は、リセット信号91、命令アドレス71、命令出力 制御信号73、データアドレス72、データ出力制御信 号74、データ書込制御信号75を受け、対応のメモリ バンク11へのアクセス要求が命令バス7およびデータ バス8上で同時に発生したときに、例外信号9を発生し プロセッサコア1に与えるための例外信号生成部41 と、命令アドレス71、命令出力制御信号73、データ アドレス72、データ出力制御信号74およびデータ書 込制御信号75を受け、命令バス7およびデータバス8 上のアクティビティに基づいて、対応のメモリバンクに 対してアクセス要求が発生したバスを結合するよう、モ ードレジスタ20の値を書換えるためのモードレジスタ 制御部40と、モードレジスタ制御部40から出力され るモードレジスタ出力制御信号96に制御され、モード レジスタ20から出力されるモード信号13をデータ信 50 するための命令アクセス検出部64と、データアドレス

号線122を介してデータバス8上に出力するためのモ ードレジスタ出力ドライバ33とを含む。

【0077】図10を参照して、モードレジスタ制御部 40は、命令アドレス71および命令出力制御信号73 を受け、命令アドレス71がメモリバンク11のアドレ スと一致し、かつ命令出力制御信号73がアサートされ ると、命令アクセス要求信号70をアサートするための 命令アクセス検出部64と、データアドレス72、デー タ出力制御信号74およびデータ書込制御信号75を受 た領域にマッピングされるようにした。こうしたマッピ 10 け、データアドレス72がメモリバンク11のアドレス と一致し、かつデータ出力制御信号74またはデータ書 込制御信号75がアサートされた場合にデータアクセス 要求信号98をアサートするためのデータアクセス検出 部65と、データアドレス72を受け、データアドレス 72がモードレジスタ20のアドレスと一致した場合に モードレジスタアドレス検出信号97をアサートするた めのモードレジスタアドレス検出部61と、命令アクセ ス要求信号70、データアクセス要求信号98およびリ セット信号91を受け、モードレジスタで設定すべき値 (モードレジスタ設定値) 120およびモードレジスタ 書込制御信号95を出力するためのモードレジスタ書込 制御部67と、モードレジスタアドレス検出信号97、 ・データ出力制御信号74およびリセット信号91を受 け、モードレジスタ出力制御信号96を出力するための モードレジスタ出力要求検出部63とを含む。

> 【0078】モードレジスタ書込制御部67は、リセッ ト信号がアサートされている場合には、モードレジスタ 設定値120をデフォルト値(たとえば1)にし、モー ドレジスタ書込制御信号をアサートする。リセット信号 30 がデアサートされている場合には、モードレジスタ書込 制御部67は、命令アクセス要求信号70およびデータ アクセス要求信号98のいずれか一方のみがアサートさ れるとモードレジスタ書込制御信号95をアサートす る。このとき、命令アクセス要求信号70がアサートさ れているのであればモードレジスタ設定値120は0 に、データアクセス要求信号98がアサートされている のであればモードレジスタ設定値120は1とされる。 以上の場合に当てはまらない場合、モードレジスタ書込 制御部67はモードレジスタ書込制御信号95をデアサ 40 ートし、モードレジスタ設定値120として以前の値を 保持する。

【0079】モードレジスタ出力要求検出部63は、図 5に示されるものと同一である。したがってここではそ の詳細な説明は繰返さない。

【0080】図11を参照して、図9に示される例外信 号生成部41は、命令アドレス71および命令出力制御 信号73を受け、命令アドレス71がメモリバンク11 のアドレスと一致し、かつ命令出力制御信号73がアサ ートされる場合に命令アクセス要求信号70をアサート

72、データ出力制御信号74およびデータ書込制御信 号75を受け、データアドレス72がメモリバンク11 のアドレスと一致し、かつデータ出力制御信号74およ びデータ書込制御信号75のいずれか一方がアサートさ れた場合にデータアクセス要求信号98をアサートする ためのデータアクセス検出部65と、命令アクセス要求 信号70、リセット信号91およびデータアクセス要求 信号98を受け、同時アクセスを検出して例外信号9を アサートするための同時アクセス検出部68とを含む。

17

91が0かつ命令アクセス要求信号70がアサートさ れ、かつデータアクセス要求信号98がアサートされて いる場合に、通常のアクセスが完了するタイミングで例 外信号9をアサートする。そうでない場合には同時アク セス検出部68は例外信号9をデアサートする。この結 果、命令バス7とデータバス8上で同じメモリバンクに 対してアクセス要求が同時に発生すると、例外信号9が アサートされ、それ以外の場合にはデアサートされる。

【0082】この実施の形態2のプロセッサは、実施の る値を、命令バス7およびデータバス8上のアクティビ ティ(具体的にはそれらの上で搬送されるアドレス値お よび制御信号)により決定しモードレジスタ20に設定 する。命令バス7上の命令アドレスがメモリバンク11 のアドレスに相当するときに命令出力制御信号73がア サートされると、命令アクセス検出部64 (図10参 照)が命令アクセス要求信号70をアサートする。モー ドレジスタ書込制御部67はモードレジスタ設定値12 0の値を「0」(命令メモリモード)とし、モードレジ スタ書込制御信号95をアサートする。これにより図9 に示されるモードレジスタ20にモードレジスタ設定値 120の値である「0」が書込まれる。したがって実施 の形態1の場合と同様に、以後対応のメモリバンク11 は命令バス7と結合され、最初に命令アクセス要求を発 生したリソース(具体的には図1に示される命令フェッ チ制御ユニット2) は当該メモリバンクにアクセスでき

【0083】一方、データアドレス72がメモリバンク 11のアドレスに相当するときに、データ出力制御信号 74またはデータ書込制御信号75がアサートされる と、図10に示されるデータアクセス検出部65がデー タアクセス要求信号98をアサートする。モードレジス タ書込制御部67はモードレジスタ設定値120として 「1」 (=データメモリモード) とし、モードレジスタ 書込制御信号95をアサートする。これにより図9に示 されるモードレジスタ20にはモードレジスタ設定値1 20の値である「1」が書込まれ、メモリバンク11は データバス8に結合される。以後、データバス8上のリ ソースがこのメモリバンクにアクセス可能となる。

【0084】こうした構成では、命令バス7およびデー 50

タバス8上に、同じメモリバンクに対するアクセス要求 が同時に発生することがあり得る。この場合、図10に 示される命令アクセス要求信号70およびデータアクセ ス要求信号98はいずれもアサートされ、モードレジス タ設定書込制御信号がデアサートされるため、モードレ ジスタ20に以前の設定値が保持された状態でアクセス が実行される。こうしたアクセス競合を解消するため に、図1に示す例外信号生成部41が設けられている。 例外信号生成部41でも図10における場合と同様に命 【OO81】同時アクセス検出部68は、リセット信号 10 令アクセス要求信号70とデータアクセス要求信号98 とが同時にアサートされる。同時アクセス検出部68 は、命令アクセス要求信号70とデータアクセス要求信 号98とが同時にアサートされていると、例外信号9を アサートしプロセッサコア1に与える。プロセッサコア 1ではこの例外信号9を受けることによりアクセス競合 が発生したことを検知でき、例外処理によってアクセス 競合を解決することができる。

【0085】なおこの実施の形態の装置では、モードレ ジスタ20に設定された値の読出は実施の形態1と同様 形態1の場合と異なり、モードレジスタ20に設定され 20 に行なうことができるが、容易にわかるようにモードレ ジスタ20へのデータの書込は行なうことはできない。 【0086】このようにマイクロプロセッサに内蔵され ているメモリの一部を命令/データ共用メモリ5とし、 バス・スイッチ12のモード設定により共用メモリバン ク11を各リソースに動的に割当てることができる。そ のため、命令アクセスおよびデータアクセスが並列に、 かつウエイトなしで行なえる、メモリ容量の比を変更可 能なマイクロプロセッサのシングルポートのメモリを使 用して得ることができる。この実施の形態2に係る装置 30 では、リソースに割当てられるバンクが各バス上のアク ティビティに応じて動的に決定されるので、メモリ容量 の比を実施の形態1とは異なりバンク境界と無関係に設 定することができる。

> 【0087】またこの実施の形態2の装置では、同一の メモリバンク11に対する命令アクセスおよびデータア クセスの競合を、例外信号9による例外処理としてソフ トウェア処理で解決することができる。そのためアクセ ス調停に必要なハードウェアを削減でき、過大なハード ウェアの追加なしにアクセス競合の調停を行なうことが *40* できる。

【0088】さらに、実施の形態1の場合には、モード レジスタ20の値をプログラムにより設定する必要があ り、またプログラミング時にはモードレジスタ20の値 を意識する必要があるが、この実施の形態2の装置で は、モードレジスタ制御部40がモードレジスタ20の 値を適切に設定する。したがってプログラム製作時には モードレジスタ20に格納されている値を意識する必要 がなく、プログラム開発が容易になるという効果を得る ことができる。

【0089】上記した実施の形態2の装置でも、たとえ

20

ばマイクロプロセッサに内蔵されているメモリ全体を命 令/データ共用メモリ5とし、命令メモリ4またはデー タメモリ6またはその双方を取り除くことが可能であ る。また、メモリアクセスするリソースを、複数のリソ ースの組合せとすることもできる。その1つの方法はバ スを3本以上とし、バス・スイッチ12によってそれら のうち1本を動的にメモリバンクに結合することであ る。また、各バスに接続されるリソースを複数とするこ とによっても同様の複数リソースからの各メモリバンク へのアクセスが実現できる。

【0090】さらに、上記実施の形態1、2に共通して いえることであるが、命令/データ共用メモリ5を複数 個設け、各命令/データ共用メモリ5を共有するリソー スを分けることもできる。たとえば第1の命令/データ 共用メモリはリソースAおよびBで共用し、他の命令/ データ共用メモリをリソースBおよびCで共用する、と いう構成をとることも可能である。

【0091】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され

[0,0-9-2]

/【発明の効果】 請求項1に記載の発明によれば、複数個 のバングの各々を、第1のバスおよび第2のバスに選択 的に結合させることができるため、第1のバスおよび第 2のバスに結合された複数個のリソースに対し、バンク を別々に割当てることができる。割当てるバンクの数を 変えることによって各リソースに割当てられるメモリ容 量を容易に変更することができる。

【0093】請求項2に記載の発明によれば、請求項1 に記載の発明の効果に加えて、バス指定情報を与えるこ とによって、各バンクをそれぞれ第1のバスまたは第2 のバスに選択的に結合することができ、各リソースに割 当てられるバンクの数を容易に変更することができる。

【0094】請求項3に記載の発明によれば、請求項2 に記載の発明の効果に加えて、バス上のアクティビティ とは独立に、メモリの各バンクをリソースに割当てるこ きメモリ容量がわかっている場合にそのためのマイクロ プロセッサの構成を前もって最適に設定することができ る。

【0095】請求項4に記載の発明によれば、請求項3 に記載の発明の効果に加えて、各バンクを各リソースに 割当てるための情報を外部から記憶素子に与えデータ書 込手段を用いて書込むことによって、静的に各バンクの リソースへの割当てを設定できる。

【0096】請求項5に記載の発明によれば、請求項3 に記載の発明の効果に加えて、外部から外部ピンを通じ てバス指定情報を与えることにより、チップ外から容易 に各バンクの各リソースへの割当てを設定することがで きる。

【0097】請求項6に記載の発明によれば、請求項3 に記載の発明の効果に加えて、本来割当てられていない バンクに対するアクセスがあるリソースから発生した場 合、そうしたアクセスが発生したことを検出して例外を 発生しプロセッサコアに与えることができる。 その結 果、特別なハードウェアを追加しなくてもプロセッサコ 10 アで実行されるプログラムによってこのアクセス違反に 対する処理を行なうことができる。

【0098】請求項7に記載の発明によれば、請求項2 に記載の発明の効果に加えて、バンクを前もって各リソ ースに割当てることをせずに、第1のバスおよび第2の バス上のアクティビティに基づいて動的に割当てること ができる。そのため各リソースに割当てるメモリ容量を バンク単位でなくより小さな単位で決定することができ る。

【0099】請求項8に記載の発明によれば、請求項7 20 に記載の発明の効果に加えて、実際にバンクに対するア クセス要求があるバスで発生したときに、そのバスを指 定されたバンクに結合する。その結果、予めバンクの割 当てを行なうことができないようなアプリケーションで あっても柔軟に対応することができる。

【0100】請求項9に記載の発明によれば、請求項8 に記載の発明の効果に加えて、同じバンクに対するアク セス要求が同時に発生した場合、このマイクロプロセッ サでは例外が発生されプロセッサコアに与えられる。こ の例外に応答してプロセッサコアで実行される例外処理 プログラムによってこのアクセス要求を調停することが できる。そのため過大なハードウェアの追加なしにアク セス要求の調停を行なうことができる。

【0101】請求項10に記載の発明によれば、第1の バスおよび第2のバスに接続されるリソースに、メモリ の各バンクを割当てることができる。割当てるバンクの 数を変えることによって、各リソースに割当てられるメ モリ容量を容易に変更することができる。

【0102】請求項11に記載の発明によれば、請求項 10に記載の発明の効果に加えて、各バンク毎にバス指 とができる。したがって、予め各リソースに割当てるべ 40 定情報を与えることによって、各バンクを第1のバスま たは第2のバスに選択的に結合させることができる。こ れにより各バンクの各リソースへの割当てを容易に行な うことができる。

> 【0103】請求項12に記載の発明によれば、請求項 11に記載の発明の効果に加えて、各バス上のアクティ ビティとは独立に、バス指定情報をバス・スイッチング 回路に与えることによって、バス上のアクティビティと は別個にバンクを各リソースに割当てることができる。 このため、予め必要なメモリ容量の割当てがわかってい 50 るアプリケーションを実行するためのプロセッサなどを

最適に構成することができる。

【0104】請求項13に記載の発明によれば請求項12に記載の発明の効果に加えて、各リソースに割当てられていないバンクに対するアクセス要求が発生した場合、例外が発生されプロセッサコアに与えられる。したがってプロセッサコアで実行される例外処理プログラムによって違反アクセスを処理することができる。そのため過大なハードウェアの追加をすることなしに違反アクセスを処理できる。

【0105】請求項14に記載の発明によれば、請求項 1011に記載の発明の効果に加えて、バス上のアクティビティに基づいてバスが動的に選択されバンクに結合される。そのため、各リソースに割当てるメモリ容量を、バンク毎ではなくより小さな単位で調整することができる。またバス上の実際のアクティビティに基づいてバンクを動的に各バスに結合するので、実行時の状況に応じた最適な状態に記憶容量の割当てを維持することができる。

【0106】請求項15に記載の発明によれば、請求項 【符号の説明】 14に記載の発明の効果に加えて、アプリケーションの 20 1 プロセッサコア、2 命令フェッチ制御ユニット、 開発を容易にすることができる。 3 データアクセス制御ユニット、4 命令メモリ、5

【0107】請求項16に記載の発明によれば、請求項15に記載の発明の効果に加えて、2つのバス上で同じバンクに対するアクセス要求が同時に発生した場合、例外を発生しプロセッサコアに与える。プロセッサコアで実行される例外処理プログラムによって競合の解決を図ることができる。したがって過大なハードウェアの追加なしに、記憶装置へのアクセス競合を処理することができる。

【図1】

【図面の簡単な説明】

【図1】 実施の形態1に係るマイクロプロセッサの全体的なブロック図である。

22

【図2】 バス・スイッチのブロック図である。

【図3】 バス・スイッチング回路のブロック図である。

【図4】 バス・スイッチ制御部51のブロック図である。

【図5】 モードレジスタ制御部30のブロック図である。

0 【図6】 例外信号生成部31のブロック図である。

【図7】 実施の形態1によるメモリマップの一例を示す図である。

【図8】 他のメモリマップの例を示す図である。


【図9】 実施の形態2に係るマイクロプロセッサのバス・スイッチ制御部82のブロック図である。

【図10】 モードレジスタ制御部40のブロック図である。


【図11】 例外信号生成部41のブロック図である。 【符号の説明】

1 プロセッサコア、2 命令フェッチ制御ユニット、3 データアクセス制御ユニット、4 命令メモリ、5 命令/データ共用メモリ、6 データメモリ、7 命令バス、8 データバス、9 例外信号、11 共用メモリバンク、12 バス・スイッチ、13 モード信号、20 モードレジスタ、30 モードレジスタ制御部、31 例外信号生成部、40 モードレジスタ制御部、41例外信号生成部、51 バス・スイッチ制御部、52 バス・スイッチング回路、P0 プロセッサ。

30



【図3】



21:アドレスセレクタ 22:出力制御信号セレクタ 23:審込制御信号セレクタ 24:命令出カドライバ制御部


25:命令出力ドライバ

26:データ出力ドライバ制御部

27:データ出力ドライバ

28:データ入力ドライバ制御部 29:データ入力制御信号


【図5】



60:セレクタ制御信号生成部

61:モードレジスタアドレス検出部 62:モードレジスタ書込要求検出部 63:モードレジスタ書込要求検出部


【図4】



30:モードレジスタ制御部


31:割込信号生成部 32:モードレジスタ入力セレクタ 33:モードレジスタ出力ドライバ

【図6】




64:命令アクセス検出部 65:データアクセス検出部 68:違反アクセス検出部

【図11】



68:同時アクセス検出部



検出部

67:モードレジスタ書込制御部